Kursa kods InfT4031

Kredītpunkti 2

Datoru arhitektūra

Zinātnes nozareElektrotehnika, elektronika, informācijas un komunikāciju tehnoloģijas

Zinātnes apakšnozareDatorvadība

Kopējais stundu skaits kursā80

Lekciju stundu skaits16

Semināru un praktisko darbu stundu skaits16

Studenta patstāvīgā darba stundu skaits48

Kursa apstiprinājuma datums26.09.2017

Atbildīgā struktūrvienībaDatoru sistēmu katedra

Kursa izstrādātājs

author prof.

Vitālijs Osadčuks

Dr. sc. ing.

Priekšzināšanas

DatZ1004, Ievads datorstudijās

DatZ1009, Programmēšanas pamati I

DatZ1010, Programmēšanas pamati II

DatZ2055, Datoru uzbūve I

DatZ2056, Datoru uzbūve II

Fizi1003, Fizikas pamati

Mate2010, Diskrētā matemātika

Kursa anotācija

Datoru arhitektūra raksturo gan aparatūras, gan programmatūras organizācijas veidus un principus. Galvenie datoru arhitektūras un organizācijas principi ir attiecināmi uz dažāda veida datoriem neatkarīgi no to pielietojuma un veiktspējas, iekļaujot iegultās iekārtas, mājas un biroja datorus, serverus u.c. Kursā “Datoru arhitektūra” vairāklīmeņu datoru organizācijas kontekstā tiek apskatīta dažādu procesoru un atmiņas uzbūve, funkcionalitāte, kā arī attīstības tendences ar akcentu uz elektronikas, ciparu loģikas, mikroarhitektūras un instrukciju kopas līmeņiem.

Kursa rezultāti un to vērtēšana

• Zināšanas par mūsdienu datoru darbību vairāklīmeņu datoru arhitektūras un organizācijas kontekstā;
• prasmes zema līmeņa programmu sastādīšanā un datora aparatūras īpatnību izmantošanā programmatūras efektivitātes paaugstināšanai;
• kompetence attiecināt vispārīgos datoru arhitektūras un organizācijas principus uz dažāda veida datoriem neatkarīgi no to pielietojuma un veiktspējas.

Kursa saturs(kalendārs)

1 Loģisko shēmu projektēšana, izmantojot Būla algebras likumus un Karno karti.
2 Bezzīmes skaitļu un skaitļu ar zīmi aritmētika.
3 Kombinacionālo loģisko shēmu izveide loģisko shēmu simulatorā.
4 Virknes loģisko shēmu izveide loģisko shēmu simulatorā.
5 Pārbaudes darbs 1 (tests).
6 Aritmētiski loģiskās iekārtas darbība loģisko shēmu simulatorā.
7 Aritmētiski loģiskās iekārtas darbība loģisko shēmu simulatorā.
8 Pārbaudes darbs 2 (tests).
9 Mašīnkoda interpretācija procesora vadības atmiņā.
10 Java MIC-2 virtuālās mašīnas analīze loģisko shēmu simulatorā.
11 Java virtuālās mašīnas bait-koada programma.
12 Iepazīšanās ar MASM32 asambleri, asamblervalodas programmas uzbūve, asamblēšanas process.
13 Vienkārša asamblervalodas programma, asamblera programmas atkļūdošana.
14 Nosacījuma, beznosacījuma zarošanās, cikli.
15 Datu ievade un izvade, darbs ar simbolu rindām, funkciju izsaukšana.
16 Pārbaudes darbs 3 (kontroldarbs).

Prasības kredītpunktu iegūšanai

1.Mājas un praktisko darbu izstrāde.
2.Uzrakstīti 3 kontroldarbi:
•Tests: “Datora vairāklīmeņu organizācija, elektronikas un ciparu loģikas līmeņi”.
•Tests: “Mikroarhitektūras un komandu kopas līmeņi”.
•Kontroldarbs: “MASM32 programmēšana”.
Eksāmenu var kārtot, ja:
•izstrādāti visi mājas darbi un praktiskie darbi, sekmīgi nokārtoti visi kontroldarbi;
•kavēto lekciju kopskaits nepārsniedz 20% robežu no kopējā skaita.

Pamatliteratūra

1.1. Tanenbaum A. S. Structured Computer Organization, 6th-edition, Pearson, 2013, 800 p.
2. Baums A. Datoru arhitektūra un organizācija. Rīga: [autorizdevums] Veiters korporācija, 2010. 236 lpp.
3.Grabusts P. Datoru arhitektūra, Rēzekne: RA Izdevniecība, 2008, 95 lpp.

Papildliteratūra

1.Frohn M., Oberthur W., Siedler H., Wiemer M., Zastrow P. Mikroelektronikas komponentes un pamatshēmas, VPIC, 2003, 511 lpp.
2.Greivulis J., Raņķis I. Iekārtu vadības elektroniskie elementi un mezgli, Rīga: Avots, 1998, 288 lpp.
3.Journal “Microprocessors and Microsystems”. ISSN-0141-9331. [tiešsaiste] [skatīts: 15.05.2017.]. Pieejams: http://www.sciencedirect.com/science/journal/01419331/35

Piezīmes

Obligātais kurss ITF akadēmiskā bakalaura studiju programmas “Datorvadība un datorzinātne”.